Durch die Steuerung der Materialabscheidung mit atomarer Präzision ermöglichen diese Anlagen den Chipherstellern, schnellere und energieeffizientere Transistoren in der Größenordnung zu bauen, welche die heutige KI-Infrastruktur erfordert, wie Applied Materials mitteilt. Um dieser KI-Herausforderung zu begegnen, führen die weltweit führenden Hersteller von Logikchips neue Gate-All-Around-Transistoren (GAA) mit 2 nm und weniger ein. Der Übergang zu GAA ermöglicht eine höhere Rechenleistung bei gleicher Leistungsaufnahme. Doch diese Effizienzgewinne gehen mit einer höheren Prozesskomplexität einher. Der Aufbau der 3D-Strukturen im Inneren eines GAA-Transistors erfordert mehr als 500 Prozessschritte. Von denen erfordern viele neue Methoden zur wiederholgenauen und kontrollierten Abscheidung von Materialien innerhalb von Toleranzen, die sich der Größe einzelner Atome annähern.
Bisherige Produktionsmethoden reichen nicht mehr
Applied Materials hat deshalb zwei Chipfertigungssysteme vorgestellt, die Materialinnovationen nutzen, um einige der komplexesten Strukturen für GAA-Transistoren zu erzeugen. Die neuen Anlagen ermöglichen die Abscheidung von Metallen und isolierenden Dielektrikan.
„Unsere Branche steht vor einer Phase rascher, nichtlinearer Veränderungen, in der die traditionelle lithografische Chip-Skalierung allein nicht mehr ausreicht“, sagte Dr. Prabu Raja, Präsident der Semiconductor Products Group bei Applied Materials. „Bei den fortschrittlichsten Logik-Knoten im Angström-Bereich werden Leistung und Energieverbrauch zunehmend von den Materialien bestimmt.“
Die KI-GPUs der nächsten Generation sollen mehr als 300 Mrd. Transistoren auf einer briefmarkengroßen Fläche unterbringen. Ohne ausreichende Isolation können Elektronen leicht in benachbarte Transistoren diffundieren, was zu parasitärer Kapazität führt – einem ungewollten elektrischen Widerstand zwischen Transistoren, der Signale verlangsamt, Energie verschwendet und die Rechenleistung pro Watt eines Chips beeinträchtigt.
In aktuellen Transistorarchitekturen wird die Shallow-Trench-Isolation (STI) verwendet, um benachbarte Transistoren elektrisch voneinander zu trennen. Bei dieser Technik wird ein Graben in die Oberfläche zwischen den Transistoren geätzt und anschließend mit einem isolierenden dielektrischen Material wie Siliziumoxid gefüllt. Diese schmalen Isolationsgräben gehören zu den kleinsten Strukturen in einem GAA-Bauelement, was es schwierig macht, die Isolationsqualität bei der Massenfertigung aufrechtzuerhalten. Sobald diese Gräben gebildet sind, durchläuft der Chip viele weitere Verarbeitungsschritte, und im Laufe der Zeit können diese Schritte das Siliziumoxid-Isolationsmaterial abnutzen.
Neues Verfahren verbessert Isolation auf den Chips
Das Precision Selective Nitride PECVD-System von Applied Materials nutzt deshalb ein anderes, selektives Bottom-up-Abscheidungsverfahren. Es bringt Siliziumnitrid nur dort im Graben auf, wo es benötigt wird. Dabei scheidet es eine dichte Siliziumnitridschicht auf dem Siliziumoxid ab, wodurch die Isolation späteren Verarbeitungsschritten standhält. Der Prozess läuft bei niedrigen Temperaturen ab. Durch die Beibehaltung der ursprünglichen Form und Höhe des Isolationsgrabens trägt Precision Selective Nitride dazu bei, ein konsistentes elektrisches Verhalten aufrechtzuerhalten. Das PECVD-System wird derzeit von führenden Logikchip-Herstellern bei 2-nm- und kleineren GAA-Prozessknoten eingesetzt.
Jeder GAA-Transistor ist ein Schalter, der von einem Gattstapel aus mehreren Metallschichten gesteuert wird. Sie bestimmen die Schwellenspannung, die zum Ein- und Ausschalten des Transistors benötigt wird. Um den Anforderungen verschiedener KI-Belastungen gerecht zu werden – vom Rechenzentrum bis zum Edge – bieten die Chiphersteller den Designern eine Reihe von Transistoroptionen an. Von denen sind einige auf schnellere Schaltvorgänge für Spitzenleistung und andere auf Schaltvorgänge mit möglichst geringem Stromverbrauch ausgelegt. Die Bewältigung dieser Kompromisse hängt von der Optimierung des Metall-Gate-Stacks auf der Grundlage einer hochpräzisen Metallabscheidung ab.
Bei GAA-Transistoren muss der Gate-Stack mehrere horizontale Nanobeschichtungen vollständig umschließen, die nur etwa 10 nm voneinander entfernt sind. Jegliche Lücken oder Unebenheiten im Gate-Stack können zu Schwankungen in den Schalteigenschaften des Transistors führen und die Chipleistung, den Stromverbrauch, die Zuverlässigkeit sowie die Ausbeute beeinträchtigen.
Mehrere Abscheidungsschritte auf einer Plattform
Deshalb hat Applied Materials das Endura Trillium ALD-System entwickelt, um Metalle präzise in den komplexesten GAA-Transistor-Gate-Stacks abzuscheiden. Durch die Integration mehrerer Metallabscheidungsschritte in einer Plattform bietet Trillium den Chipherstellern die Flexibilität, die Schwellenspannung über verschiedene Transistoren hinweg anzupassen. Die Anlage nutzt die Endura-Plattform, um ein außergewöhnlich hohes Vakuum zu erzeugen und aufrechtzuerhalten, wie es heißt. Dieses Vakuum schützt die Wafer vor Verunreinigungen in der Reinraumatmosphäre, was bei der Abscheidung mehrerer Materialien in dem winzigen Raum zwischen Silizium-Nanoschichten entscheidend ist. Durch die Dickenkontrolle der Metall-Gate-Stack-Schichten im Angström-Bereich bietet Trillium ALD die Anpassungsfähigkeit und Zuverlässigkeit, die fortschrittliche GAA-Transistoren erfordern. Gleichzeitig verbessert es die Leistung, den Stromverbrauch und die Zuverlässigkeit der Transistoren.
Das Trillium-ALD-System von Applied ist seit langem für die Abscheidung von Metall-Gate-Stacks bei mehreren Generationen von Finfet-Prozessknoten etabliert. Das System hat der Hersteller nach eigenen Angaben jetzt für GAA-Anwendungen optimiert. Es verfügt über neue Funktionen, die dünnere Metalle mit niedrigerer Austrittsarbeit und volumenlose Dipolmaterialien ermöglichen, um den begrenzten Platz in GAA-Strukturen zu nutzen.